⑩ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-142363

⑤Int.Cl.4
H 01 L 29/78

識別記号

庁内整理番号

⑬公開 昭和62年(1987)6月25日

7514-5F

審査請求 未請求 発明の数 2 (全4頁)

59発明の名称

半導体記憶装置およびその製造方法

②特 願 昭60-284688

79発明者 黒木

秀 文

伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹製作所

内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

90代 理 人 弁理士 大岩 增雄 外2名

明 钿 鲁

1. 発明の名称

半導体記憶装置およびその製造方法

2. 特許請求の範囲

(II) メモリゲート部に電荷を蓄積させて記憶動作を行う半導体記憶装置において、上記メモリゲート部が、半導体基板上に形成された薄い第1の酸化膜と、この第1の酸化膜上に形成された窒化膜などでなる絶縁膜と、この絶縁膜上に形成された第2の酸化膜と、上記第1の酸化膜、上記絶線膜および上記第2の酸化膜の横に形成された第3の酸化膜と、上記第2の酸化膜した形成されたメモリゲート電極と、n・拡散領域と、上記第3の酸化膜の下に形成されたn・拡散領域と、上記第3の酸化膜の下に形成されたn・拡散領域とを含むことを特徴とする半導体記憶装置。

レジストのパターンを形成しこのフォトレジスト バターンをマスクとしてリンなどの不純物を注入 してn 拡散領域を形成する工程と、上記絶縁膜 をエッチングして露呈する上記半導体基板および 上記絶縁膜を酸化することによって第2および第 3の酸化胶を形成する工程と、上記第2の酸化膜 上にメモリゲート電極となるポリシリコン膜を堆 積する工程と、上記ポリシリコン膜上にフォトレ ジストでパクーンを形成しこのフォトレジストパ ターンをマスクとして上記ポリシリコン膜をエッ チングしてメモリゲート電極を形成する工程と、 上記メモリゲート電極をマスクとして上記第3の 酸化膜をエッチングする工程と、上記メモリゲー ト電極および上記第3の酸化膜をマスクとして上 記半郡体基板にヒ素等の不純物を注入しれ、拡散 領域を形成する工程とい言むことを特徴とする半 事体記憶装置の製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、メモリゲート部に低荷を密積して

特開昭 62-142363(2)

記憶動作を行うMNOS (Metal Nitride Oxide Semiconductor) 型半導体記憶装置およびその製造方法に関する。

(従来の技術)

第3図は従来の半導体記憶装置を示す断面図であり、図において、(1)は半導体基板、(2)は素子分離領域、(3a)は20人程度の極めて薄い酸化膜、(3b)は300 人~500 人程度の窒化膜、(4)は3500人程度のポリシリコン膜でなるメモリゲート電極、(5a)はn・拡散領域、(6)はメモリゲート部である。

次に動作について説明する。メモリゲート部(6) は架子分離領域(2)によって隣接するメモリセルと 電気的に絶縁されている。メモリゲート電極(4)に 高い電圧を印加すると、極めて薄い酸化膜(3a)を 通して窒化膜(3h)中に電子が蓄積または放出され、 その結果、メモリゲート部(6)のしきい値電圧を変 化させる。このしきい値電圧の高低に応じて、

"1"または"0°を記位させることができる。

(発明が解決しようとする問題点)

従来の半郎体記憶装置は以上のように構成され

での製造方法は、リンなどの不純物を注入してn・ 拡散領域を形成する工程と、半導体基板を酸化す ることによって第3の酸化膜を形成する工程とを 含むものである。

(作用)

この発明におけるn ' 拡散領域はn ' 拡散領域 間の耐圧を高くし、第3の酸化膜は蓄積された電 荷の自然放出を防ぐ。

また、この発明の別の発明におけるイオン注入 工程はn : 拡散領域を形成せしめてn : 拡散領域 間の耐圧を高め、第3の酸化膜の形成工程は第3 の酸化膜を形成せしめて落積された電荷の自然放 出を防止する。

(実施例)

以下、この発明の一実施例を図について説明する。第1図において、(1)は半導体基板、(2)は素子分離領域、(3a)は半導体基板(1)上に形成された薄い酸化膜、(3b)は酸化膜(3a)上に形成された変化膜、(3c)は変化膜(3b)上に形成された酸化膜、(3d)は酸化膜(3a)、変化膜(3b)および酸化膜(3c)

ているので、書込みおよび消失時にメモリゲート 電振(4)に半導体構板(1)中より変化酸(3b)に多量の 電荷がトンネル遷移を起こすのに十分な電圧を印 加する必要があるが、n・拡散領域(5a)間の耐圧 はメモリゲート電極(4)への印加電圧より低いとい う問題点があった。

この発明は上記のような問題点を解消するためになされたもので、n・拡散領域間の耐圧が高く、かつ電荷の自然放出の少ない半導体記憶装置を得ることを目的とする。

また、この発明の別の発明は、n・拡散領域間の耐圧を上げるとともに蓄えられた電荷の自然放出を防ぐことのできる半導体記憶装置の製造方法を得ることを目的とする。

(問題点を解決するための手段)

この発明に係る半導体記憶装置は、メモリゲート部の横に形成された第3の酸化膜と、この酸化膜の下に形成されたn 拡散領域とを有するものである。

また、この発明の別の発明に係る半導体記憶装

の機に形成された酸化膜、 (4) は酸化膜 (3c) 上に形成されたメモリゲート電極、 (5a) は n・拡散領域、 (5b) は酸化膜 (3d) の下に形成された n・拡散領域、 (6) はメモリゲート部である。メモリゲート部 (6) は、いわゆるトライゲート構造を有する。また、メモリゲート部 (6) は、いわゆるSONOS構造となって、

特開昭 62-142363(3)

に、第2図(II)に示すようにメモリゲート電板(II)となるポリシリコン膜を形成し、第2図(II)に示すようにフォトレジストでポリシリコン膜をパクーニングしエッチングしてメモリゲート電極(II)を形成した後、第2図(II)に示すようにメモリゲート電極(II)をマスクとして酸化膜(3d)をエッチングする。次に、第2図(II)に示すようにと素などの不純物を打ち込んでn・拡散領域(5a)を形成し、第1図に示すような半導体配位設置が製造される。

(発明の効果)

以上のように、この発明によれば n ・ 拡散領域 および第3の酸化膜を有するように構成したので、 半連体記憶装置のメモリゲート電極を高圧化でき、 大容量の半導体記憶装置が得られる効果がある。

また、この発明の別の発明によれば、n ・ 拡散 領域を形成する工程と第3の酸化膜を形成する工 程とを含むように構成したので、メモリゲート電 極に高電圧を印加できる大容量の半期体記憶装置 を高電歩りでかつ安価に得られる効果がある。

4. 図面の簡単な説明

SiO₂


5a)

第1図はこの発明の一実施例による半項体記位 装置を示す断面図、第2図回~回はこの発明の一 実施例による半額体記位装置の製造方法を示す順 次の工程断面図、第3図は従来の半導体記位装置 を示す断面図である。

(i) は半現体基板、(2) は宏子分組領域、(3a) は酸化膜(第1の酸化膜)、(3b) は弦化膜(地縁膜)、(3c) は酸化膜(第2の酸化膜)、(3d) は酸化膜(第3の酸化膜)、(4) はメモリゲート電隔、(5a) はn・拡散領域、(5b) はn・拡散領域、(6) はメモリゲート部、(7) はフェトレジストである。

なお、図中、同一符号は同一または相当部分を 示す。

代理人 大岩均雄



SiO₂

ρ-

